삼성 파운드리 동향 (230515)

 

삼성 파운드리는 2023년 6월 11일에서 16일까지 일본 교토에서 열리는 VLSI 기술 및 회로 심포지엄에서 2세대 3nm급 제조 기술과 성능이 향상된 4nm급 제조 공정을 설명 했습니다.

 

 SF3(3GAP)는 모바일 및 SoC에 대한 실질적인 개선을 약속하는 반면, SF4X(N4HPC)는 가장 까다로운 고성능 컴퓨팅(HPC) 애플리케이션을 위해 특별히 설계되었기 때문에 두 기술 모두 칩 계약 제조업체에 중요할 것입니다.

 

 

---

 

GAA 트랜지스터를 적용한 2세대 3nm 공정

삼성의 다가오는 SF3(3GAP) 공정 기술은 회사의 SF3E(3GAE) 제조 공정의 향상된 버전이며, 회사가 MBCFET(Multi-Bridge-Channel Field-Effect Transistors)라고 부르는 2세대 gate all around 트랜지스터를 활용하여 만들었습니다.

 

 (GAA 트랜지스터를 적용한 2세대 3nm 공정) 이전 제품인 SF4(4LPP, 4nm급, 저전력 플러스)와 비교하여 보면 SF3는 동일한 전력 및 복잡성에서 22%의 성능 향상 또는 동일한 클록 및 트랜지스터 수에서 34%의 전력 감소 및 21%의 논리회로 영역 감소를 하였다고 말하고 있습니다.

 또한, 삼성은 SF3가 동일한 셀 유형 내에서 MBCFET 장치의 나노시트(NS) 채널 폭을 다양하게 함으로써 추가적인 설계 유연성을 제공할 수 있다고 말했습니다.

삼성에서 가장 빠른 4nm 노드: SF4E(IEDM 2021)

 지금까지 삼성전자에서 칩 개발 부문인 삼성 LSI와 삼성 Foundry의 다른 고객들은 SF3E/3GAE 공정 기술로 생산된 당일의 매우 복잡한 프로세서를 공식적으로 도입하지는 않았습니다.

 

 Trend Force에 따르면 업계 최초의 3nm급 제작 프로세스를 사용하는 유일한 공개 애플리케이션은 암호화폐 채굴 칩인 것으로 추정하고 있습니다.

 이와는 대조적으로 삼성의 '추가된' 기술은 일반적으로 다양한 고객이 사용하기 때문에 2024년 중에 출시되게 되면 삼성의 SF3(3GAP) 프로세스는 기존 보다는 더욱 많은 곳에서 볼 수 있을 것으로 전망하고 있습니다.

---

초고성능 애플리케이션을 위한 SF4X

 다양한 사용 사례를 위해 설계된 SF3 외에도, Samsung Foundry는 데이터 센터 지향 CPU 및 GPU와 같은 성능이 요구되는 애플리케이션을 위해 설계된 SF4X(4HPC, 4nm급 고성능 컴퓨팅)를 준비하고 있습니다.

 Samsung은 어떤 프로세스 노드에 대해 비교하는지 명시적으로 명시하지 않지만, 기본 SF4(4LPP) 제조 기술에 대비 SF4X는 10%의 성능 향상과 23%의 전력 절감을 제공하는 것으로 보입니다.

 

 이를 위해 Samsung은 트랜지스터의 응력(아마도 높은 부하에서)을 재평가한 후 소스와 드레인을 재설계하고 트랜지스터 레벨 설계 기술 공동 최적화(T-DTCO)를 추가로 수행했으며 새로운 MOL(Middle-of-Line) 체계를 도입했습니다.

 SF4X는 새로운 MOL을 통해 60mV의 실리콘으로 입증된 CPU 최소 전압(Vmin)을 제공하고, IDDQ(Off-state current) 변동을 10% 감소시키며, 성능 저하 없이 1V 이상에서 고전압(Vdd) 작동을 보장하며, SRAM 프로세스 마진을 개선할 수 있었습니다.

 

 삼성의 SF4X는 2024년과 2025년에 출시될 TSMC의 N4P와 N4X 노드의 경쟁상대가 될 것으로 보입니다.

 

 클레임에 대한 구체적인 사항만 놓고 보면 삼성전자나 TSMC 중 어떤 회사의 기술이 성능, 전력, 트랜지스터 밀도, 효율성 및 비용의 최상 조합을 제공할지는 알 수 없습니다.

 

 결론적으로 SF4X는 최근 몇 년 동안 HPC를 염두에 두고 특별히 설계된 삼성의 첫 번째 노드가 될 것이며, 이는 삼성이 시간을 들일 가치가 있는 충분한 고객 수요를 가지고 있다는 것을 의미합니다.

---

 

2023 Symposium on VLSI Technology and Circuits

 2023년 VLSI 기술 및 회로 심포지엄은 프로세스 기술에서 시스템 온 칩에 이르는 다양한 주제에 대해 상호 작용하고 시너지 효과를 낼 기회를 제공하는 반도체 기술 및 회로에 대한 국제회의입니다.

 이번 심포지엄의 주제는 “Rebooting Technology and Circuits for a Sustainable Future”이며, 우리말로 번역하면 지속할 수 있는 미래를 위한 리부트 기술 및 회로라고 할 수 있습니다.

 

장소: Rihga Royal Hotel Kyoto, Japan
일시: 2023년 6월 11일~16일 일요일~금요일

 현재 전세계적으로 에너지 위기, 대유행 등 많은 이슈에 직면해 있습니다. 이를 해결하기 위해서는 반도체 기술에 의한 파괴적인 혁신으로 지속할 수 있는 사회를 구축하고 유지해야 하는 상황입니다.

 

 이번 심포지움은 궁극적인 목표로 지속할 수 있는 미래를 가능하게 하는 것은 절대적으로 VLSI 커뮤니티라는 생각으로 “Rebooting Technology and Circuits for a Sustainable Future”라는 심포지엄 주제를 바탕으로 본회의, 패널토론, 포커스 세션, 포럼, 쇼트 코스, 워크숍 등 매력적인 콘텐츠를 진행하게 됩니다.

출처: 삼성 / 2023 Symposium on VLSI Technology and Circuits 공식 홈페이지

 

삼성전자의 2나노(2nm) 양산 로드맵은 어떻게 짜여 있을까?