삼성전자6 FinFET(핀펫), GAA (Gate All Around) 란? 반도체 제조 공정은 작은 면적에 더욱 많은 회로를 그릴 수 있도록 소자 미세화를 지속적으로 진행하고 있습니다. 소자 미세화가 되면 될수록 반도체 크기가 작아지면서 웨이퍼 한 장에 만들 수 있는 Chip이 많아져 생산성이 높아지고, 성능은 높일 수 있게 되는 것입니다. FinFET(핀펫) 이란? 반도체는 선폭을 얼마나 더 좁게 구현할 수 있느냐로 기술력을 평가합니다. 트랜지스터의 선폭을 지속적으로 줄이다 보면, 소스와 드레인 사이도 가까워지면서 누설전류를 발생시키는 Short Channel 현상이 나타나게 됩니다. 이런 현상을 개선하기 위해 도입된 공정이 바로 3차원 구조의 공정기술인 FinFET 공정입니다. 게이트와 채널이 3면에서 맞닫는 구조로 게이트와 채널의 접촉 면적을 키워 동작전압을 줄이며 평면(.. 2023. 7. 27. V NAND(3D NAND)란 무엇일까? V NAND는 3D NAND라고도 부릅니다. 2D NAND와는 달리 세로 방향으로 쌓인 셀 구조를 가지고 있기 때문에 V NAND, 3D NAND라고 불리고 있는 것입니다. 3D NAND는 2D NAND보다 더 높은 밀도와 더 높은 성능을 제공하며 2D NAND에서 발생하던 문제를 해결하였습니다. V NAND 개발 및 2D-NAND에서 전환된 이유 V NAND는 삼성전자에서 개발되었으며, 2013년에 최초로 생산되었습니다. 최초에 개발된 V NAND는 24단으로 시작하였으며, 이후 36단, 48단으로 점차적으로 높아지다가 현재 판매되는 제품은 100단, 200단 이상 쌓은 제품입니다. V NAND(3D NAND)로 전환된 이유는 2D NAND의 공정 미세화가 진행될수록 터널링 효과가 일어나는 문제가 가장.. 2023. 7. 4. 삼성전자의 2나노(2nm) 양산 로드맵은 어떻게 짜여 있을까? 파운드리 공정뿐 아니라 모든 반도체 공정에서는 반도체 회로 선폭이 좁을수록 성능이 좋아지고, 전력 효율이 향상되며, 면적이 좁아져 더 많은 Chip을 생산할 수 있습니다. 삼성전자 2나노(2nm) 양산계획 발표 삼성전자는 23년 6월 실리콘밸리에서 열린 삼성파운드리 포럼 2023에서 2나노 공정 양산 계획을 구체화 했습니다. 2025년 모바일용 2나노 공정을 양산하고, 2026년에는 고성능 컴퓨팅(HPC)용을 양산, 2027년에는 차량용 반도체에 2나노 공정을 적용하여 양산을 하겠다고 밝혔습니다. 2025년부터 2나노 양산을 시작하고 2027년에는 1.4나노 양산을 한다는 계획도 가지고 있습니다. 2나노(2nm) 공정의 장점 삼성전자에서는 2나노 공정 적용 시 3나노 대비 성능은 12%향상되고, 전력효율.. 2023. 7. 3. 2나노 반도체, ASML 하이 NA EUV 개발 현황은? ASML 하이 NA EUV 장비는 2 나노 이하의 초미세공정 진행에 반드시 필요한 핵심 장비로 분류되고 있습니다. 빛 집광능력을 나타내는 렌즈의 개구수를 기존의 0.33에서 0.55까지 끌어올리면서 기존 EUV대비 초미세회로패턴의 해상도를 높인 것이 개선 포인트입니다. 하이 NA EUV의 장점 나노 수준의 공정이 많아지면서 EUV 장비를 이용한 패터닝 횟수가 지속적으로 늘어나고 있습니다. 하이 NA EUV는 앞에서 말씀드렸던 회로 패턴 해상도를 높여 초미세회로 구현에 더 효과적일 뿐만 아니라 전력효율도 개선되었습니다. 또한 하이 NA EUV는 기존대비 패터닝을 한차례 줄임으로써 에너지효율도 안정화시킬 수 있는 장점도 가지고 있습니다. 하이 NA EUV 현재 상황 하이 NA EUV는 2024년 초도품 생산.. 2023. 7. 3. 이전 1 2 다음
