ASML3 삼성전자의 2나노(2nm) 양산 로드맵은 어떻게 짜여 있을까? 파운드리 공정뿐 아니라 모든 반도체 공정에서는 반도체 회로 선폭이 좁을수록 성능이 좋아지고, 전력 효율이 향상되며, 면적이 좁아져 더 많은 Chip을 생산할 수 있습니다. 삼성전자 2나노(2nm) 양산계획 발표 삼성전자는 23년 6월 실리콘밸리에서 열린 삼성파운드리 포럼 2023에서 2나노 공정 양산 계획을 구체화 했습니다. 2025년 모바일용 2나노 공정을 양산하고, 2026년에는 고성능 컴퓨팅(HPC)용을 양산, 2027년에는 차량용 반도체에 2나노 공정을 적용하여 양산을 하겠다고 밝혔습니다. 2025년부터 2나노 양산을 시작하고 2027년에는 1.4나노 양산을 한다는 계획도 가지고 있습니다. 2나노(2nm) 공정의 장점 삼성전자에서는 2나노 공정 적용 시 3나노 대비 성능은 12%향상되고, 전력효율.. 2023. 7. 3. 2나노 반도체, ASML 하이 NA EUV 개발 현황은? ASML 하이 NA EUV 장비는 2 나노 이하의 초미세공정 진행에 반드시 필요한 핵심 장비로 분류되고 있습니다. 빛 집광능력을 나타내는 렌즈의 개구수를 기존의 0.33에서 0.55까지 끌어올리면서 기존 EUV대비 초미세회로패턴의 해상도를 높인 것이 개선 포인트입니다. 하이 NA EUV의 장점 나노 수준의 공정이 많아지면서 EUV 장비를 이용한 패터닝 횟수가 지속적으로 늘어나고 있습니다. 하이 NA EUV는 앞에서 말씀드렸던 회로 패턴 해상도를 높여 초미세회로 구현에 더 효과적일 뿐만 아니라 전력효율도 개선되었습니다. 또한 하이 NA EUV는 기존대비 패터닝을 한차례 줄임으로써 에너지효율도 안정화시킬 수 있는 장점도 가지고 있습니다. 하이 NA EUV 현재 상황 하이 NA EUV는 2024년 초도품 생산.. 2023. 7. 3. 기술노드, ArF와 EUV 기존 대비 절반 수준으로 줄어드는 소자 미세화 규칙을 정했고, 이런 규칙을 적용하면서 다음 세대의 이름을 정하게 되는데 이것을 기술 노드라고 부릅니다. 기술 노드 반도체 산업은 소자 미세화라는 목표를 설정하고 공동의 노력을 하는 산업입니다. 이런 상황에서 소자 미세화라는 것에 대해 모든 산업의 사람들이 이해할 수 있도록 일반적인 소자 미세화의 규칙을 정했습니다. 이렇게 정해진 규칙은 이전 세대 크기 대비 0.7을 곱한 길이로 모든 크기를 줄이는 것입니다. 예를 들어보면 트랜지스터 채널의 길이와 폭이 1㎛ x 1㎛였다면, 다음 세대의 트랜지스터 채널이 길이와 폭은 0.7㎛ x 0.7㎛로 줄이는 것입니다. 왜 이전 세대 크기 대비 0.7을 곱한 것일까요? 바로 0.7씩 줄이게 되면 0.7 x 0.7 = 0... 2023. 5. 16. 이전 1 다음
