SoC, 칩렛(Chiplet), WLP(Wafer level Package)

SoC(System on Chip)

 개인용 컴퓨터가 유일한 거대 시장이었던 과거에는 소자의 종류가 CPU와 메모리 정도로 단순한 시장이 이루어져 있었습니다.

 

 그러나 최근 들어서는 스마트폰과 같은 모바일 통신 시장이 크게 성장하면서 웨어러블 디바이스 시장도 덩달아 커지게 되었고, 가전제품이나 자동차 시장도 반도체 소자의 거대 사용처가 되었습니다.

 

 또한 CPU와 같은 로직이나 메모리 이외에도 통신 소자나 전력 관리소자, 이미지 센서 등 소자의 종류도 다양화되었습니다.

 

 

 소자의 종류가 다양해지고, 기능도 다양해지면서 공간의 제약은 있는데도 다양한 기능과 높은 성능을 집어넣어야 하는 요구가 생기게 되었습니다.

 

 이렇게 다양한 기능을 집어넣는 방법으로 전통적으로 많이 사용하던 방법은 전 공정 기술을 이용해서 한 칩에 집적하고 배선하는 SoC 방식 즉 System on Chip 방법이었습니다. 땅을 넓히고 그 안에 필요한 모든 것을 다 넣는 방식입니다.

 

 

 필요한 모든 것을 다 넣어서 만들다 보니 어쩔 수 없이 다이를 크게 만들 수밖에 없었고, 다이를 크게 만든다는 것은 한장의 웨이퍼 안에 만들 수 있는 다이의 수가 적어진다는 것을 의미합니다.

 

 다이의 크기가 크다 보니 불량에도 취약해집니다. 다이가 크지만 그 안에 미세한 불량이 하나만 발생하더라도 그 칩은 결함이 생기기 때문에 정상적인 동작을 하지 않기 때문입니다.

 

 그리고 칩 안에 각각의 기능들의 성능을 14nm나 32 nm 등 다른 기술 노드에서 만들 수 있음에도 SoC로 한 칩에 만들게 되면 그 중의 가장 첨단의 공정을 이용해서 모든 기능을 만들어야 하므로 높은 비용이 들어가게 됩니다.

칩렛 (Chiplet) 기술

 SoC의 단점을 극복하는 방법으로 제시된 것이 칩렛 기술입니다.

 

 칩렛 기술은 기존 칩에서 필요한 각각의 기능을 분리해서 작은 칩으로 따로 제조한 뒤 하나의 칩으로 만드는 것입니다.

 

 하나의 칩을 여러 개로 분리해서 하나의 패키지로 만드는 기술뿐 아니라 서로 다른 두 개의 칩을 하나로 패키징하는 기술 또한 칩렛 기술에 포함합니다.

 

 종합해서 이야기해보면 하나의 큰 칩 안에 시스템을 모두 만드는 것이 아니고, 작은 칩들을 모아 하나의 패키지 내에서 만드는 것을 말합니다.

 

 이러한 칩렛 기술을 포함하여 다른 칩들을 붙이는 방법을 통칭해서 이종 집적(Heterogeneous Integration)이라고 부릅니다.

 

 이종 집적 기술이 점점 더 중요해지는 이유는 파운드리 산업의 영역이 커졌기 때문입니다.

 

 기존에는 파운드리에서는 앞선 기술 노드를 빨리 개발하고 수율을 높여서 고객이 원하는 시점에 생산된 칩을 전달하는 것이 경쟁력이었다면, 지금은 단순히 칩을 위한 다이를 만드는 것뿐 아니라 패키징된 반도체 소자의 최종 크기, 모양이나 사양까지도 고려해서 해법을 만들어 주는 것으로 파운드리의 역할이 진화하고 있습니다.

 

 이러한 변화를 처음으로 이끈 기업이 TSMC입니다.

 

 

 TSMC는 2016년 상용화한 InFO WLP(Integrated Fan Out Wafer Level Package)라는 기술을 바탕으로 애플의 A10 Processor를 단독 생산하게 됩니다.

 

 보통 팹리스 회사는 Risk Hedge를 위해 한 회사에서 생산하는 것을 꺼리는데, InFO WLP 기술로 TSMC가 단독 생산하게 된 것은 패키징이 파운드리 사업의 강점이 될 수 있다는 것을 보여준 단적인 예 입니다.

WLP (InFO WLP)

 WLP는 원래 생산이 완료된 Wafer를 자르지 않고 패키징 단계에서 배선과 범프를 만드는 패키지 기술이었습니다.

 

 외부로 신호를 보내기 위해서 사용하던 와이어 대신 다이 위에 금속 범프를 만들어 사용하기 때문에 최종적으로 생산되는 제품의 부피나 두께를 줄일 수 있으며 증가하는 I/O에 대응할 수 있고 지연시간도 줄일 수 있는 매우 좋은 방법입니다.

 

 

 그리고 웨이퍼를 자르기 전에 패키지를 진행한 뒤 자르기 때문에 다이의 크기와 패키지의 크기가 동일하게 됩니다.

 

 범프는 상대적으로 저온에서 녹는 금속으로 만들어진 작은 돌기로 패키지된 칩을 기판이나 다른 칩과 전기적으로 연결을 해주는 접점입니다.

 

 범프는 어느 정도의 금속량이 필요하기 때문에 부피와 면적이 클 수밖에 없고 작은 다이 위에 만들어야 하므로 그 수를 늘리는 데 한계가 있습니다. 

Fan In WLP와 Fan Out WLP(출처: 최리노의 한 권으로 끝내는 반도체 이야기

이런 단점을 개선한 것이 FOWLP(팬아웃 웨이퍼 레벨 패키징) 기술이고, 이 중 TSMC의 InFO 기술이 가장 대표적인 FOWLP 입니다.

 

 InFO는 다이를 먼저 자른 후 캐리어에 다이를 벌려서 재배치하여 붙인 뒤 폴리머 몰딩으로 사용할 수 있는 다이 면적을 넓힌 후 범프를 만드는 방법입니다.

 

 다이에서 범프로 전기 신호를 전달해야 하므로 다이에서 나온 전기 신호라 갈 수 있는 길을 구리 배선으로 제조합니다.

 

 이렇게 전 공정에서 사용하던 것과 비슷한 기술들을 이용해서 WLP의 작은 두께, 부피의 장점을 살리면서 외부로 전기 신호가 나갈 수 있는 길을 만들어 준 것입니다.

 

 

 이 기술을 이용해서 애플은 자신이 원하던 얇은 두께와 높은 전기 신호 밀도, 그리고 발열 문제를 해결한 반도체 칩을 만들 수 있게 되었고, 이 InFO 기술의 성공은 파운드리 사업 영역이 전 공정 다이를 생산해서 패키지 업체로 넘기는 것까지가 아닌 최종 패키지 제품의 문제를 해결해 주는 것까지 넓어졌다는 것을 보여주었습니다.

 

 성능이 좋은 반도체 소자를 만들기 위한 기술 노드의 발전이 점점 지체되고 있는 시점에서 새로운 기술을 통한 파운드리 회사의 경쟁력을 나타내는 지표가 된 것입니다.

 

 

CXL, 메모리 CPU 연결 인터페이스