ASML 하이 NA EUV 장비는 2 나노 이하의 초미세공정 진행에 반드시 필요한 핵심 장비로 분류되고 있습니다.
빛 집광능력을 나타내는 렌즈의 개구수를 기존의 0.33에서 0.55까지 끌어올리면서 기존 EUV대비 초미세회로패턴의 해상도를 높인 것이 개선 포인트입니다.
하이 NA EUV의 장점
나노 수준의 공정이 많아지면서 EUV 장비를 이용한 패터닝 횟수가 지속적으로 늘어나고 있습니다.
하이 NA EUV는 앞에서 말씀드렸던 회로 패턴 해상도를 높여 초미세회로 구현에 더 효과적일 뿐만 아니라 전력효율도 개선되었습니다.
또한 하이 NA EUV는 기존대비 패터닝을 한차례 줄임으로써 에너지효율도 안정화시킬 수 있는 장점도 가지고 있습니다.
하이 NA EUV 현재 상황
하이 NA EUV는 2024년 초도품 생산, 2025년 대량 생산을 계획하고 있습니다.
현재는 ASML은 유럽 최대의 종합 반도체 연구소인 아이멕(IMEC)과 업무 협약을 체결하였고, 벨기에에 하이 NA EUV 파일럿 라인을 구축하여 본격적인 검증에 돌입하기 시작했습니다.
하이 NA EUV를 개발하고 있는 ASML과 유럽 최대의 종합 반도체 연구소 아이멕은 칩 제조업체 및 엔드유저를 위한 지속 가능한 첨단 제조 솔루션 개발도 추진 예정입니다.
삼성전자 하이 NA EUV 활용계획
삼성전자 파운드리 사업부에서는 2025년 2나노 공정을 가동할 계획을 세우고 있습니다.
계획을 실현하기 위해 ASML의 하이 NA EUV 장비의 신뢰성 검증을 위해 2024년 R&D용 장비를 들여오기 위해 노력 중이고, ASML도 2024년 초도 출하 하겠다고 밝혔습니다.
하이 NA EUV장비는 차세대 AI 시스템이나 HPC에 최적화된 칩을 생산 하는 기본 인프라로 꼽히고 있기 때문입니다.
삼성전자의 2나노(2nm) 개발 로드맵도 포스팅 되어 있으니 같이 확인 하시면 도움이 될 것 같네요.
삼성전자의 2나노(2nm) 양산 로드맵은 어떻게 짜여 있을까?
파운드리 공정뿐 아니라 모든 반도체 공정에서는 반도체 회로 선폭이 좁을수록 성능이 좋아지고, 전력 효율이 향상되며, 면적이 좁아져 더 많은 Chip을 생산할 수 있습니다. 삼성전자 2나노(2nm)
main.bbang-jjoni.com
'반도체 이야기' 카테고리의 다른 글
| V NAND(3D NAND)란 무엇일까? (0) | 2023.07.04 |
|---|---|
| 삼성전자의 2나노(2nm) 양산 로드맵은 어떻게 짜여 있을까? (0) | 2023.07.03 |
| GPU 뜻과 NPU와 PIM에 대해 알아보자(ft. CPU) (0) | 2023.06.29 |
| GPU에 사용되는 HBM과 TSV 알아보기 (0) | 2023.06.27 |
| SoC, 칩렛(Chiplet), WLP(Wafer level Package) (0) | 2023.05.17 |
댓글