반도체 패키징 이란? (Packaging)

 
패키징(Packaging)이란 '상자에 채워서 형태를 정리한다'라는 사전적 의미가 있습니다.
반도체 패키징(Packaging) 이란 어떤 과정일까요?

---

 

반도체 패키징 이란? (Packaging)

반도체 패키징 (Packaging)이란 결국 Chip을 포장한다는 뜻입니다.

Fab 공정을 거치면서 미세회로가 만들어진 Chip을 실제 전자기기에 사용할 수 있도록 세라믹이나 플라스틱 수지로 포장하여 전자기기나 PCB와의 매개역할을 할 수 있도록 제품화하기 위한 마무리 작업입니다.

반도체 Chip은 다른 단자와 연결을 해야만 사용이 가능하기 때문에 그냥 포장이 아니라 전기적인 포장을 해 주어야 합니다.

  영어에서는 Chip to Single Component to PCB to Socket to System to Local Network을 전체적으로 연결해 주는 Interconnection Hierarchy를 통틀어서 이야기합니다.

 패키지 개발업무란 모든 반도체 Device를 외부환경으로부터 보호하며, 각 Device의 고유 특성을 극대화하기 위해 공정, 소재, 설비, Design, Simulation 등의 요소기술이 집합된 종합기술로 새로운 형상과 실장 기술을 갖추는 Package를 개발하는 것을 말합니다.

---

패키징 분류 1 (실장방법)

패키징은 실장방법에 따른 분류방법과 재질에 따른 분류를 할 수 있습니다.

실장방법에 따라 핀 삽입형과 표면 실장형으로 나눠집니다.

핀 삽입형은 패키지 탑재 시 패키지 밖으로 나와있는 리드핀을 PCB기판의 구멍에 끼어넣는 형태로 핀과 핀사이의 간격이 넓기 때문에 패키지 Size가 커진다는 단점이 있습니다.

이 기법은 드루홀 타입이라는 용어로도 많이 쓰입니다.

표면실장형은 리드핀을 PCB표면에 납땜을 이용해 표면에 부착시키는 타입이며, 자동장착에 적합한 형상과 크기로 표준화되어 있어 호환성이 좋습니다.

전자기기가 소형화되고 많은 기능을 넣어야 하기에 Size를 줄이고, 신뢰성을 향상시킬 수 있는 표면 실장형이 자연스럽게 핀 삽입형(드루홀 타입)을 대체하게 되었습니다.

---

 

패키징 분류 2 (재질)

재질에 따른 분류는 크게 플라스틱(Plastic) 패키지와 세라믹(Ceramic) 패키지로 나눠볼 수 있습니다.

플라스틱 패키지는 Chip을 플라스틱으로 포장한 패키지를 말하며, 전체 반도체의 90% 이상을 차지하고 있습니다.

제조원가가 낮고 대량생산에 용이하기 때문에 사용율이 높게 유지되고 있으며, 패키지의 신뢰성도 세라믹 패키지와 유사한 수준까지 개선되었습니다.

플라스틱 패키지의 종류로는 DIP, SOP, QFP, SOJ, PBGA 등이 있습니다.

세라믹 패키지는 패키지 외관이 세라믹으로 이루어진 것을 말합니다.

초기 반도체에는 세라믹 패키지가 주류였으나 원가가 높고 생산성이 낮기 때문에 고사양의 퍼포먼스를 요구하는 부분을 제외하고 대부분 플라스틱 패키지로 대체되었습니다.

다만 고속, 고성능화가 지속되면서 열발생 문제 해결을 위해 특수용도로 사용되는 경우가 많으며, 높은 신뢰성을 요하는 부분에서 꾸준히 활용될 것입니다.

세라믹 패키지의 종류로는 CBGA (Ceramic Ball Grid Array), CPGA (Ceramic Pin Grid Array) 등이 있습니다.

플라스틱 패키지나 세라믹 패키지가 커버할 수 없는 초소형 부품이나 다핀을 요구하는 패키지에는 TCP(Tape carrier package)나 LCC(Leadless ceramic chip package) 등이 있습니다.

---

 

패키징별 특징, 용도

패키징 별 특징 및 용도를 간단히 알아보겠습니다.

1. DIP
DIP는 Dual In-Line Package의 약자로 양쪽 측면에 리드핀이 나와있는 핍 삽입형 패키지입니다.

과거에는 가장 많이 사용했지만 최근에는 특정 Device에서만 사용되고 있습니다.

리드의 강도가 높아서 PCB에 탈착이 용이하고, 규격이 통일되어 있어서 호환성이 용이합니다. Chip의 크기에 비해 Package의 크기가 크기 때문에 열방출에 유리합니다. 다만 핀 수에 비례해 패키지가 커지기 때문에 핀이 많게 만들기는 어려운 단점이 있습니다.

2. TCP
Memory 카드 등 박형화에 대응하고 TAB공정을 단순화하여 Test를 용이하게 하기 위해 금속 Leadframe대신 PCB나 Tape에 Gang bonding 또는 Wire bonding을 한 후 패키징한 것으로 주로 Dual Type Package에 적용합니다.

핀과 핀 사이 피치를 좁게 하고 얇게 하기 쉬워 다 핀 패키지로 만들 수 있지만 실장공정은 불편하다는 단점이 있습니다.

3. CIP (Chip Scale Package)
처음 시작은 Package Size가 Chip대비 1.2배 이내인 Package를 의미하였으나, 지금은 기존 패키지보다 현저히 작은 형태의 패키지 전체를 의미하고 있습니다.

칩을 패키지를 했음에도 패키지화하지 않은 베어칩과 비슷한 크기를 얻을 수 있다는 장점을 가지고 있어 소형화에 유리합니다.

4. MCP (Multi Chip Package)
내부적으로 여러 개의 Chip을 쌓은 구조로 주로 모바일 기기에 적용됩니다.

최초에는 Nor Flash와 SRAM조합에서 출발해서 이후 DRAM, SRAM, UtRAM, Nor Flash, Nand Flash 등 다양하게 적용 중입니다.

5. SIP (System In Chip)
구조적으로는 MCP와 유사하나 Memory와 LSI를 Mix 한 형태를 갖는 Package로 Mobile Phone의 통신 Chip과 Memory의 Mix에서 출발했습니다.

SIP와 SoC가 헷갈리실 수 있는데, SIP는 Chip들이 한 개의 패키지 안에 있는 상태이고, SoC는 시스템이 한 개의 Chip안에 있는 상태를 이야기합니다.

이 외 다른 종류로는 Memory card, CIS(CMOS Image Sensor), ZIP(Zigzag In-line Package), SOP(Small Out line Package), QFP(Quad Flat Package), SIP(Single In-line Package), PLCC(Plastic Leaded Chip Carrier), CERDIP(Ceramic Dual In-Line Package), COB(Chip On Board) 등이 있습니다.

 

SoC, 칩렛(Chiplet), WLP(Wafer level Package)